当前位置> 首页 > 科技成果 > 清洁能源
宽电压芯片设计中常用的时序错误监测和改错(EDAC)技术
类 别:清洁能源
地 区:市辖区
单位名称: 石家庄科技大厦一楼西展厅
联系电话: 0311-89687911
发布时间:2026-05-28

EDAC 弹性电路可以消除多余时序裕量,但通常会受限于短路径(SP)问图 2 AVFS 系统实测功耗收益问题,因为短路径必须被填充至超过检测窗口的长度,比修 hold 代价大得多。因此短路径修复会有较大的面积开销,尤其是在近阈值下工作时。针对该问题,ASIC中心宽电压 IC 设计团队提出了一种基于传输门的短路径填充方法(TG-SPP),该方法仅使用一个传输门来将短路径扩展到负时钟相位,同时保持关键路径不受影响。团队还开发了基于这种单元的插入规则和自动插入流程,从而克服短路径和关键路径的复杂交叉问题。为了进一步减少 EDAC 的开销,作者还提出了一种轻量级的错误检测锁存器,与采用传统 24-T 触发器相比,它仅具有两个额外的晶体管。